XC6SLX45-2CSG324I XILINX XC6SLX45 FPGA ICの集積回路

XC6SLX45-2CSG324I XC6SLX45シリーズXILINX FPGA IC （集積回路）

特徴:

•非常に安価、大量、コスト意識がある適用のための高性能論理の解決

•二重範囲VCCAUXの供給は3.3Vだけ設計を簡単にする

•システム力を減らすためにモード中断しなさい、冬眠しなさい

•複数の電圧、multi-standard SelectIO™インターフェイス ピン

•502までの入力/出力ピンか227の差分信号の組

•LVCMOS、LVTTL、HSTLおよびSSTL片端接地入力/出力

•3.3V、2.5V、1.8V、1.5Vおよび1.2Vシグナリング

•選択可能な出力ドライブ、ピンごとの24までmA

•QUIETIOの標準は入力/出力の転換の騒音を減らす

•完全な3.3V ± 10%の両立性およびホット スワップ承諾。

•差動入力/出力ごとの640+ Mb/sのデータ転送率

•LVDS、ミニLVDS RSDS統合された差動終了の抵抗器を搭載するHSTL/SSTL差動入力/出力

•高められた二重データ転送速度（DDR）サポート

•DDR/DDR2 SDRAMサポート400までMb/s

•完全に準拠した32 /64ビット、技術サポート33/66のMHzのPCI®の

•豊富で、適用範囲が広い論理資源•密度任意シフト レジスタまたは分散RAMサポートを含む25,344個までの論理の細胞、

•有効で広い多重交換装置、広い論理

•速い先読みは論理を運ぶ

•任意パイプラインとの高められた18 x 18の乗数

•IEEE 1149.1/1532 JTAGの/港をデバッグするためプログラミング

•階層的なSelectRAM™の記憶建築

•バイトの速いブロックのRAMの576までKbitsプロセッサの塗布のために可能になる書く

•有効な分散RAMの176までKbits

•8人までのデジタル時計のマネージャー（DCMs）

•時計の斜めの除去（遅れのロックされた ループ）

•頻度統合、乗法、分割

•高解像段階の転移

•広い周波数範囲（5つのMHzへの320以上のMHz）

•8つの低ゆがみの全体的な時計ネットワーク、豊富な低ゆがみの旅程と半分装置ごとの8個の付加的な時計、

•業界標準のプロムへの構成インターフェイス

•低価格、スペース節約SPI連続抜け目がないPROM

•x8またはx8/x16 BPIの平行抜け目がないPROM

•JTAGの低価格のXilinx®のプラットホームのフラッシュ

•設計証明のための独特な装置DNAの鑑定器

•FPGA制御の下の負荷多数のbitstreams

•後構成CRC点検

•スパルタ式3Aの始動機のキットとXilinx ISE®およびWebPACK™の完全な開発機構のソフトウェア サポート

•MicroBlaze™およびPicoBlazeのはプロセッサを埋め込んだ

•包む低価格QFPおよびBGA Pbなしの選択

•共通の足跡は容易な密度移動を支える

•選り抜きスパルタ式3ANの不揮発性FPGAsと互換性がある

•高密度スパルタ式3A DSP FPGAsと互換性がある

•利用できるXAの自動車版

指定:

XILINX Virtex™ 2.5 Vのシステム内プログラム可能なゲート・アレーFPGA家族のデータ用紙（より多くの情報のためのic@icschip.comによって私達に連絡するためにプロダクトは時代遅れ/歓迎された退行の下にである）

導入:

特徴:

速く、高密度システム内プログラム可能なゲート・アレー- 50kからの1Mシステム ゲートへの密度-システム パフォーマンス200までのMHz -迎合的な66 MHz PCI -ホットスワップ対応密集したPCIのために•SelectIO™ Multi-standardインターフェイス- 16の高性能インターフェイス規格ZBTRAM装置に-は直接接続する•作り付けの時計管理の回路部品- 4高度の時計制御のためのdelay-lockedループ（DLLs）を捧げた- 24の二次ローカル コンピュータの時刻の網と4つの第一次低ゆがみの全体的なクロック分散の網、•階層的な記憶装置- 16ビットのRAM、32ビットRAM、16ビットのデュアルポートのRAM、または16ビットのシフト レジスタとして外的な高性能ラムに構成可能LUTs -は構成可能の同期デュアルポート4kビット-速いインターフェイスをぶつける•可能になるために速度および密度の-高速算術のための論理を運びなさい専用されている-熱心な乗数サポート-広入力機能のための滝の鎖-時計が付いている豊富な記録/掛け金バランスをとる適用範囲が広い建築および二重同期/非同期セットおよび-バスで運ぶ内部3州- IEEE 1149.1境界スキャン論理-ダイス温度センサーのダイオード--を再調節するため •FPGA Foundation™および同盟の開発機構-統一された図書館、関係に置かれたマクロおよび設計マネージャーのための完全なサポートによって支えられる- PCおよびワークステーション プラットホームの幅広い選択•SRAMベースの内部システム構成-無制限の再プログラム可能性- 4つのプログラミング モード•0.22のμmの5層の金属プロセス•100%の工場はテストした。

記述:

Virtex FPGA家族は高性能の、高容量のプログラム可能な論理の解決を提供する。場所およびルートの効率のための新しい建築を最大限に活用し、積極的な5層金属0.22のμm CMOSプロセスを開発することからのケイ素の効率の結果の劇的増加。これらの前進はmask-programmedゲート・アレーにVirtex FPGAsを強力、に適用範囲が広い代わり作る。Virtex家族はFPGAsの前の生成から得られる経験で造る表1.で示されている9人のメンバーVirtex家族表すプログラム可能な論理の設計の革命的な一歩前進をから成り立つ。速い、適用範囲が広い結合資源、および高度の加工技術のいろいろプログラマブル システムの特徴、豊富な階層を結合して、Virtex家族はタイムに市場を減らしている間設計柔軟性を高める高速および高容量のプログラム可能な論理の解決を提供する。

Spartan®およびスパルタ式XL FPGA家族はASICの取り替えのためのすべての主条件を40,000までのゲート提供する大量の生産FPGAの解決である。これらの条件は、大量で、プログラムされたASIC装置を覆うためにアプローチがおよび多くの場合同等である高性能、オン破片のRAM、中心の解決をおよび価格を含んでいる。総額管理にスパルタ式 シリーズ特徴セット、てこ入れの高度の加工技術および焦点を合わせることを流線形にすることによって、スパルタ式 シリーズは慣習的なASICsのイニシャル コスト、長い開発サイクルおよび固有の危険を避けている間ASICおよび他の大量の論理のユーザーによって必要な主要特点を提供する。スパルタ式 シリーズのスパルタ式にそしてスパルタ式XL家族にFPGAスパルタ式/スパルタ式XL表1.に示すように10人のメンバーが、特色にするノートをある:このデータ用紙で記述されているスパルタ式 シリーズ装置は5Vスパルタ式家族および3.3Vスパルタ式XL家族を含んでいる。スパルタ式 シリーズの高度のメンバーについては別々のデータシートを見なさい。•オン破片のRAMの大量の生産のための最初ASICの取り替えFPGA•密度の1862まで論理の細胞か40,000のシステム ゲート•XC4000建築に基づく流線形にされた特徴セット•80のMHzを越えるシステム パフォーマンス•AllianceCOREおよびLogiCORE™の広いセットは利用できる解決をあらかじめ定義した•無制限のreprogrammability•安価。

システム レベルの特徴- 5Vおよび3.3V両方で版利用できる-オン破片のSelectRAM™の記憶-迎合的な十分にPCI -プログラムの検証および内部ノード可観測性のための完全なリードバックの機能-高速を運ぶ論理を捧げた-内部3州のバス機能- 8つの全体的な低ゆがみ時計または信号ネットワーク- IEEEの1149.1互換性がある境界スキャン論理-低速すべての密度で利用できるプラスチック パッケージを要しなさい-共通のパッケージの足跡の両立性•強力なXilinx ISE®の古典の開発機構-フル オートに地図を描くこと、配置および付加的なスパルタ式XL家族の特徴を導くことによって十分に支えられて•5V耐久性があるI/Osの低い電力のための3.3V供給•力の入力•高性能•より速い論理を運びなさい•より適用範囲が広い高速時計ネットワーク•構成可能の論理のブロックの掛け金の機能•入れられた速い捕獲の掛け金•出力の任意MUXまたは2入力機能発生器•12のmAまたは24のmAの出力ドライブ•迎合的な5Vおよび3.3V PCI•高められた境界スキャン•明白なモード構成

システム内プログラム可能なゲート・アレー（FPGAs）のSpartan®-3Aの系列はほとんどの大量、費用に敏感で、入力/出力集中的な電子適用の設計挑戦を解決する。5メンバー家族は表1.に示すように50,000から1.4百万のシステム ゲートに、及ぶ密度を提供する。スパルタ式3AのFPGAsは延長スパルタ式3A家族の部分である、また不揮発性スパルタ式3ANおよび高密度スパルタ式3A DSP FPGAsを含んでいる。より早いスパルタ式3Eおよびスパルタ式3 FPGA家族の成功のスパルタ式3A家族の造り。新しい特徴はシステム パフォーマンスを改善し、構成のコストを削減する。証明された90 nmの加工技術と結合されるこれらのスパルタ式3A家族の強化は1ドルあたりより多くの機能性そして帯域幅を提供し、プログラム可能な論理工業の新しい標準を置く。特別に安価のために、スパルタ式3AのFPGAsは広帯域アクセス、家のネットワーキング、表示/投射およびデジタル テレビ機器を含む家電の適用の広い範囲に理想的に、適する。スパルタ式3A家族は覆うべき優秀な代わりプログラムしたASICsをである。FPGAsは慣習的なASICsおよび割り当て分野の設計改善の高いイニシャル コスト、長い開発サイクルおよび固有の柔軟性のなさを避ける。

関連製品:

スパルタ式3A FPGA 状態

XC3S50A 生産

XC3S200A 生産

XC3S400A 生産

XC3S700A 生産

XC3S1400A 生産

XC3S50A – 4標準の性能VQ100/VQG100 100ピン非常に薄いクォードのフラット パック（VQFP） Cのコマーシャル（85°C）への0°C

XC3S200A – 5産業高性能（商業唯一） TQ144/TQG144 144ピン薄いクォードのフラット パック（TQFP） I （– 100°C） XC3S400A FT256/FTG256の256ボール良ピッチの薄い球の格子配列（FTBGA）への40°C

XC3S700A FG320/FGG320の320ボール良ピッチの球の格子配列（FBGA）

XC3S1400A FG400/FGG400の400ボール良ピッチの球の格子配列（FBGA）

XC3S1400A FG484/FGG484の484ボール良ピッチの球の格子配列（FBGA）

XC3S1400A FG676 FGG676の676ボール良ピッチの球の格子配列（FBGA）

XC3S 50(2) 50K 1,728 16 12 192 12K 72K 4 2 124 56

XC3S 200(2) 200K 4,320 24 20 480 30K 216K 12 4 173 76

XC3S 400(2) 400K 8,064 32 28 896 56K 288K 16 4 264 116

XC3S 1000(2) 1M 17,280 48 40 1,920 120K 432K 24 4 391 175

XC3S1500 1.5M 29,952 64 52 3,328 208K 576K 32 4 487 221

XC3S2000 2M 46,080 80 64 5,120 320K 720K 40 4 565 270

XC3S4000 4M 62,208 96 72 6,912 432K 1,728K 96 4 633 300

XC3S5000 5M 74,880 104 80 8,320 520K 1,872K 104 4 633 300

スパルタ式3A FPGA家族の標準的な供給のより多くの情報のために、私達に連絡すること自由に感じなさい。