XC4VLX15-12FFG676C XILINXVirtex-4ファミリFPGASIC（集積回路）XC4VLX15-12FFG676I

環境と輸出の分類

ザイリンクスFPGAICカテゴリについて：

概要高度なシリコンモジュラーブロック（ASMBL™）アーキテクチャとさまざまな柔軟な機能を組み合わせたザイリンクスのVirtex®-4ファミリは、プログラマブルロジックデザイン機能を大幅に強化し、ASICテクノロジの強力な代替手段になります。Virtex-4 FPGAは、LX、FX、SXの3つのプラットフォームファミリで構成されており、すべての複雑なアプリケーションに対応するために、複数の機能の選択肢と組み合わせを提供します。Virtex-4 FPGAハードIPコアブロックの幅広いアレイには、PowerPC®プロセッサ（新しいAPUインターフェイスを備えた）、トライモードイーサネットMAC、622 Mb / s〜6.5 Gb / sシリアルトランシーバー、専用DSPスライス、高スピードクロック管理回路、およびソース同期インターフェイスブロック。基本的なVirtex-4FPGAビルディングブロックは、人気のあるVirtex、Virtex-E、Virtex-II、Virtex-II Pro、およびVirtex-II Pro X製品ファミリに見られるものを拡張したものであるため、前世代のデザインには上位互換性があります。Virtex-4デバイスは、300 mm（12インチ）のウェーハ技術を使用して、最先端の90nm銅プロセスで製造されています。

Virtex-4ファミリの機能の概要

•3つのファミリ— LX / SX / FX – Virtex-4 LX：高性能ロジックアプリケーションソリューション– Virtex-4 SX：デジタル信号処理（DSP）アプリケーション向けの高性能ソリューション– Virtex-4 FX：高性能、フル-組み込みプラットフォームアプリケーション向けの注目のソリューション

•Xesium™クロックテクノロジー-デジタルクロックマネージャー（DCM）ブロック-追加の位相整合クロック分周器（PMCD）-差動グローバルクロック•XtremeDSP™スライス-18 x 18、2つの補数、符号付き乗算器-オプションのパイプラインステージ-内蔵アキュムレーター（48ビット）および加算器/減算器•スマートRAMメモリ階層-分散RAM-デュアルポート18-KビットRAMブロック・オプションのパイプラインステージ・オプションのプログラム可能なFIFOロジックがRAM信号をFIFO信号として自動的に再マップします-高速メモリインターフェイスはDDRをサポートしますおよびDDR-2SDRAM、QDR-II、およびRLDRAM-II。

•SelectIO™テクノロジー-1.5V〜3.3VI / O動作-内蔵ChipSync™ソース同期テクノロジー-デジタル制御インピーダンス（DCI）アクティブターミネーション-きめ細かいI / Oバンキング（1つのバンクでの構成）•柔軟なロジックリソース•セキュアチップAESビットストリーム暗号化•90nmコッパーCMOSプロセス•1.2Vコア電圧•Pbフリーパッケージの選択肢を含むフリップチップパッケージング•RocketIO™622Mb / s〜6.5 Gb / sマルチギガビットトランシーバー（MGT）[FXのみ] •IBMPowerPCRISCプロセッサコア[FXのみ] -PowerPC405（PPC405）コア-補助プロセッサユニットインターフェイス（ユーザーコプロセッサ）•複数のトライモードイーサネットMAC [FXのみ]

アーキテクチャの説明：

Virtex-4 FPGAアレイの概要Virtex-4デバイスは、ユーザーがプログラム可能なゲートアレイであり、さまざまな構成可能な要素と、高密度で高性能なシステム設計用に最適化された組み込みコアを備えています。Virtex-4デバイスは、次の機能を実装します。•I / Oブロックは、パッケージピンと内部構成可能ロジック間のインターフェイスを提供します。最も一般的で最先端のI / O規格は、プログラム可能なI / Oブロック（IOB）によってサポートされています。IOBは、ソース同期アプリケーション向けに拡張されています。ソース同期の最適化には、ビットごとのデスキュー、データシリアライザー/デシリアライザー、クロック分周器、および専用のローカルクロックリソースが含まれます。•ザイリンクスFPGAの基本ロジックエレメントである構成可能ロジックブロック（CLB）は、コンビナトリアルロジックと同期ロジック、および分散メモリとSRL16シフトレジスタ機能を提供します。•ブロックRAMモジュールは、カスケード接続してより大きなメモリブロックを形成できる柔軟な18Kビットの真のデュアルポートRAMを提供します。さらに、Virtex-4 FPGAブロックRAMには、デバイスの使用率を高めるためのオプションのプログラム可能なFIFOロジックが含まれています。•18ビットx18ビットの専用乗算器、統合加算器、および48ビットアキュムレータを備えたカスケード可能な組み込みXtremeDSPスライス。

アーキテクチャの説明：Virtex-4 FPGAアレイの概要Virtex-4デバイスは、ユーザーがプログラム可能なゲートアレイであり、さまざまな構成可能な要素と、高密度で高性能なシステム設計用に最適化された組み込みコアを備えています。Virtex-4デバイスは、次の機能を実装します。•I / Oブロックは、パッケージピンと内部構成可能ロジック間のインターフェイスを提供します。最も一般的で最先端のI / O規格は、プログラム可能なI / Oブロック（IOB）によってサポートされています。IOBは、ソース同期アプリケーション向けに拡張されています。ソース同期の最適化には、ビットごとのデスキュー、データシリアライザー/デシリアライザー、クロック分周器、および専用のローカルクロックリソースが含まれます。•ザイリンクスFPGAの基本ロジックエレメントである構成可能ロジックブロック（CLB）は、コンビナトリアルロジックと同期ロジック、および分散メモリとSRL16シフトレジスタ機能を提供します。•ブロックRAMモジュールは、カスケード接続してより大きなメモリブロックを形成できる柔軟な18Kビットの真のデュアルポートRAMを提供します。さらに、Virtex-4 FPGAブロックRAMには、デバイスの使用率を高めるためのオプションのプログラム可能なFIFOロジックが含まれています。•18ビットx18ビットの専用乗算器、統合加算器、および48ビットアキュムレータを備えたカスケード可能な組み込みXtremeDSPスライス。

ザイリンクスは、幅広いアプリケーションの要件に対応するための包括的なマルチノードポートフォリオを提供しています。最高の容量、帯域幅、パフォーマンスを必要とする最先端の高性能ネットワーキングアプリケーションを設計している場合でも、ソフトウェア定義テクノロジを次のレベルに引き上げるための低コストでフットプリントの小さいFPGAを探している場合でも、ザイリンクスFPGAおよび3DICは、パフォーマンス/ワットを最適化しながらシステム統合を提供します。

Spartan-6 FPGAの電気的特性Spartan®-6LXおよびLXTFPGAは、さまざまな速度グレードで利用でき、-3が最高のパフォーマンスを発揮します。Automotive XA Spartan-6FPGAおよびDefenseグレードのSpartan-6QFPGAデバイスのDCおよびAC電気パラメータは、特に記載がない限り、商用仕様と同等です。商用（XC）-2速度グレードの産業用デバイスのタイミング特性は、-2速度グレードの商用デバイスの場合と同じです。-2Qおよび-3Q速度グレードは、拡張（Q）温度範囲専用です。タイミング特性は、自動車および防衛グレードのデバイスの-2および-3速度グレードで示されているものと同等です。Spartan-6 FPGAのDCおよびAC特性は、商用（C）、工業用（I）、および拡張（Q）の温度範囲で指定されています。選択された速度グレードおよび/またはデバイスのみが、自動車および防衛グレードのデバイスの工業用または拡張温度範囲で使用できる場合があります。デバイス名への参照は、その部品番号の利用可能なすべてのバリエーションを指します（たとえば、LX75はXC6SLX75、XA6SLX75、またはXQ6SLX75を示す場合があります）。Spartan-6 FPGA -3Nスピードグレードは、MCB機能をサポートしないデバイスを示します。すべての供給電圧と接合部温度の仕様は、最悪の場合の条件を表しています。含まれているパラメータは、一般的な設計と一般的なアプリケーションに共通です。利用可能なデバイスとパッケージの組み合わせは、次の場所にあります。

プログラム可能なSoC、MPSoC、およびRFSoC

比類のないパフォーマンスとパワー

ザイリンクスのSoCポートフォリオは、プロセッサのソフトウェアプログラマビリティとFPGAのハードウェアプログラマビリティを統合し、比類のないレベルのシステムパフォーマンス、柔軟性、およびスケーラビリティを提供します。このポートフォリオは、設計に電力削減と低コストというシステム全体のメリットをもたらし、市場投入までの時間を短縮します。

プログラム可能な3DIC

最高の帯域幅と統合

ザイリンクスの同種および異種の3DICは、業界で最高のロジック密度、帯域幅、およびオンチップリソースを提供し、システムレベルの統合の新境地を開拓します。ザイリンクスUltraScale3D ICは、前例のないレベルのシステム統合、パフォーマンス、帯域幅、および機能を提供します。

コスト最適化ポートフォリオIC

ザイリンクスのコスト最適化ポートフォリオは業界で最も広く、特定の機能向けに最適化された4つのファミリで構成されています。

スパルタン^®-I / O最適化用の6つのFPGA

• ワットあたりのパフォーマンスが最も高いI / O最適化用のSpartan-7FPGA
• Artix^®-トランシーバーの最適化と最高のDSP帯域幅のための7つのFPGA
• Zynq^®-スケーラブルなプロセッサ統合によるシステム最適化のための7000のプログラム可能なSoC
• 高I ​​/ O帯域幅とDSPコンピューティングのためのArtixUltraScale +™FPGA
• 
• 

関連部品番号：