EPM7128AETC100-10N MAX7000A EPM7128CPLDコンプレックスプログラマブルロジックデバイス
EPM7128AETC100-10N、MAX7000A EPM7128、CPLDコンプレックスプログラマブルロジックデバイス
,MAX7000A EPM7128
,CPLD Complex Programmable Logic Device
EPM7128AETC100-10N MAX7000A集積回路（IC）EPM7128 CPLD（コンプレックスプログラマブルロジックデバイス）
EPM7128AETC100-10N MAX7000A集積回路（IC）EPM7128 CPLD（コンプレックスプログラマブルロジックデバイス）
IC CPLD 128MC 10NS 100TQFP
仕様：
| 部品番号 | EPM7128AETC100-10N |
|
カテゴリー
|
集積回路（IC）
|
|
組み込み-CPLD（Complex Programmable Logic Devices）
|
|
|
シリーズ
|
MAX7000A
|
|
パッケージ
|
トレイ
|
|
部品ステータス
|
廃止
|
|
プログラム可能なタイプ
|
システムプログラマブル
|
|
遅延時間tpd（1）最大
|
10 ns
|
|
電圧供給-内部
|
3V〜3.6V
|
|
論理要素/ブロックの数
|
8
|
|
マクロセルの数
|
128
|
|
ゲート数
|
2500
|
|
I / Oの数
|
84
|
|
作動温度
|
0°C〜70°C（TA）
|
|
取付タイプ
|
表面実装
|
|
パッケージ/ケース
|
100-TQFP
|
|
サプライヤーデバイスパッケージ
|
100-TQFP（14x14）
|
|
基本製品番号
|
EPM7128
|
MAX 7000Aアーキテクチャには、次の要素が含まれています。
ロジックアレイブロック（LAB）
マクロセル
エキスパンダー製品の条件（共有可能および並列）
プログラム可能な相互接続アレイ
I / O制御ブロックMAX7000Aアーキテクチャには、汎用入力として、または各マクロセルとI / Oピンの高速グローバル制御信号（クロック、クリア、および2つの出力イネーブル信号）として使用できる4つの専用入力が含まれています。 。
概要：
MAX 7000A（MAX 7000AEを含む）デバイスは、アルテラの第2世代MAXアーキテクチャに基づく高密度で高性能なデバイスです。高度なCMOSテクノロジーで製造されたEEPROMベースのMAX7000Aデバイスは、3.3 Vの電源電圧で動作し、600〜10,000の使用可能なゲート、ISP、4.5 nsのピン間遅延、および最大227.3MHzのカウンター速度を提供します。-4、-5、-6、-7、および一部の-10スピードグレードのMAX 7000Aデバイスは、PCI Special Interest Group（PCI SIG）PCIローカルバス仕様の33MHz動作のタイミング要件と互換性があります。
特徴：
第2世代のMultipleArray MatriX（MAX®）アーキテクチャに基づいて構築された高性能3.3 V EEPROMベースのプログラマブルロジックデバイス（PLD）（表1を参照）
組み込みのIEEEStdによる3.3Vのシステム内プログラマビリティ（ISP）。1149.1高度なピンロック機能を備えたJointTest Action Group（JTAG）インターフェイス– IEEE Stdに準拠したMAX7000AEデバイスのインシステムプログラマビリティ（ISP）回路。1532 –IEEE標準と互換性のあるEPM7128AおよびEPM7256AデバイスISP回路。1532
IEEE Stdに準拠した組み込みのバウンダリスキャンテスト（BST）回路。1149.1
JEDEC Jam標準テストおよびプログラミング言語（STAPL）JESD-71をサポート
強化されたISP機能–より高速なプログラミングのための強化されたISPアルゴリズム（EPM7128AおよびEPM7256Aデバイスを除く）–完全なプログラミングを保証するISP_Doneビット（EPM7128AおよびEPM7256Aデバイスを除く）–システム内プログラミング中のI / Oピンのプルアップ抵抗
人気の5.0V MAX7000Sデバイスとピン互換
600〜10,000の使用可能なゲートの範囲の高密度PLD
拡張された温度範囲。
その他の機能：
最大227.3MHzのカウンタ周波数で4.5nsのピン間ロジック遅延
MultiVoltTM I / Oインターフェイスにより、デバイスコアを3.3 Vで実行でき、I / Oピンは5.0V、3.3 V、および2.5Vのロジックレベルと互換性があります。
さまざまなシンクワッドフラットパック（TQFP）、プラスチッククワッドフラットパック（PQFP）、ボールグリッドアレイ（BGA）、省スペースのFineLine BGATM、およびプラスチックJリードチップキャリア（PLCC）パッケージのピン数は44〜256です。 .MAX7000AEデバイスでのホットソケットをサポート
プログラム可能な相互接続アレイ（PIA）の連続ルーティング構造により、高速で予測可能なパフォーマンスを実現
PCI互換
プログラム可能なスルーレート制御を含むバスフレンドリーなアーキテクチャ
オープンドレイン出力オプション
個別のクリア、プリセット、クロック、およびクロックイネーブルコントロールを備えたプログラム可能なマクロセルレジスタ
MAX7000AEデバイスのマクロセルレジスタのプログラム可能な電源投入状態
各マクロセルで50％以上の電力削減を実現するプログラム可能な省電力モード
マクロセルごとに最大32の製品用語を許可する、構成可能なエクスパンダー製品用語の配布
独自の設計を保護するためのプログラム可能なセキュリティビット
6〜10ピンまたはロジック駆動の出力イネーブル信号
オプションの反転を備えた2つのグローバルクロック信号
ルーティング性を改善するための強化された相互接続リソース
I / Oピンからマクロセルレジスタへの専用パスによって提供される高速入力セットアップ時間
プログラム可能な出力スルーレート制御
プログラム可能なアースピン
WindowsベースのPCとSunSPARCstation、およびHP9000シリーズ700/800ワークステーション向けのアルテラの開発システムによって提供されるソフトウェア設計サポートと自動配置配線EDIF2 00および300ネットリストファイルによって提供される追加の設計入力とシミュレーションサポート、パラメータ化モジュール（LPM）のライブラリ、Verilog HDL、VHDL、およびケイデンス、エグザンプラロジック、メンターグラフィックス、OrCAD、シノプシス、シンプリシティ、アルテラのマスタープログラミングユニット（MPU）によるVeriBestプログラミングサポートなどのメーカーの一般的なEDAツールへのその他のインターフェイス）、MasterBlasterTMシリアル/ユニバーサルシリアルバス（USB）通信ケーブル、ByteBlasterMVTMパラレルポートダウンロードケーブル、BitBlasterTMシリアルダウンロードケーブル、およびサードパーティメーカーのプログラミングハードウェアとJamTM STAPLファイル（.jam）、Jam Byte-Codeファイル（.jbc）、またはシリアルベクトルフォーマットファイル-（。svf）対応のインサーキットテスター。
MAX7000A注文情報：
EPM7032AE
EPM7064AE
EPM7128AE
EPM7256AE
EPM7512AE