メッセージを送る
> 製品 > 集積回路IC > TMS320VC5409APGE16デジタルシグナルプロセッサICDSP集積回路QFP144

TMS320VC5409APGE16デジタルシグナルプロセッサICDSP集積回路QFP144

部門:
集積回路IC
価格:
Negotiated
支払方法:
T/T、ウェスタン・ユニオン
指定
記述:
TMS320VC5409固定小数点ディジタル信号プロセッサ
部門:
集積回路(IC)
細部:
IC DSPの苦境PT 144-LQFP 160のMIPSの
Serise:
デジタルシグナルプロセッサDSPIC
タイプ:
一般目的
タイプの取付け:
表面の台紙
電圧-入力:
1.6V-3.3V
MFG:
テキサスインスツルメンツ
温度:
-40°C | 100°C (TC)
ハイライト:

TMS320VC5409APGE16、DSP集積回路QFP144、TMS320VC5409APGE16デジタルシグナルプロセッサ

,

DSP Integrated Circuits QFP144

,

TMS320VC5409APGE16 Digital Signal Processor

導入

TMS320VC5409APGE16デジタルシグナルプロセッサDSP集積回路QFP144Texas Instruments ICs

 

説明:

 

TMS320VC5409A固定小数点デジタルシグナルプロセッサ(DSP)(以下、5409Aと呼びます)
特に指定のない限り)は、1つのプログラムを持つ高度な変更されたハーバードアーキテクチャに基づいています
メモリバスと3つのデータメモリバス。このプロセッサは、算術論理演算装置(ALU)に
高度な並列処理、アプリケーション固有のハードウェアロジック、オンチップメモリ​​、および追加のオンチップ
周辺機器。このDSPの操作の柔軟性と速度の基本は、高度に専門化された命令です。
セットする。


個別のプログラムとデータスペースにより、プログラムの命令とデータに同時にアクセスでき、
高度な並列処理。2回の読み取り操作と1回の書き込み操作を1回で実行できます
サイクル。並列ストアを使用した命令およびアプリケーション固有の命令は、このアーキテクチャーを完全に利用できます。
さらに、データはデータスペースとプログラムスペースの間で転送できます。このような並列処理は、
算術演算、論理演算、およびビット操作操作の強力なセットで、すべて1つで実行できます。
マシンサイクル。5409Aには、繰り返される割り込みを管理するための制御メカニズムも含まれています。
操作、および関数呼び出し。

 

仕様:固定小数点デジタルシグナルプロセッサIC

部品番号 TMS320VC5409APGE16
カテゴリー
集積回路(IC)
 
組み込み-DSP(デジタルシグナルプロセッサ)
製造元
テキサスインスツルメンツ
シリーズ
TMS320C54x
パッケージ
トレイ
部品ステータス
アクティブ
タイプ
固定小数点
インターフェース
ホストインターフェース、McBSP
クロックレート
160MHz
不揮発性メモリ
ROM(32kB)
オンチップRAM
64kB
電圧-I / O
3.30V
電圧-コア
1.60V
作動温度
-40°C〜100°C(TC)
取付タイプ
表面実装
パッケージ/ケース
144-LQFP
サプライヤーデバイスパッケージ
144-LQFP(20x20)
基本製品番号
TMS320

 

特徴:

3つの並列負荷を備えた高度なマルチバスアーキテクチャ個別の16ビットデータメモリバスと1つ

•条件付きストア命令プログラムメモリバス

•割り込みからの高速リターン

•40ビット算術論理演算装置(ALU)には、

•オンチップペリフェラル40ビットバレルシフタと2つの独立–ソフトウェアでプログラム可能な待機状態の40ビットアキュムレータジェネレータとプログラム可能

•17-×17ビット並列乗算器とバンクスイッチング40ビット専用加算器の非パイプ化–オンチッププログラマブルフェーズロックシングルサイクル乗算/累積(MAC)ループ(PLL)クロックジェネレーター(内部動作付き)発振器または外部クロックソース(1)•Viterbiオペレータの1つの16ビットタイマー加算/比較選択– 6チャネルダイレクトメモリアクセス(DMA)コントローラの比較、選択、および格納ユニット(CSSU)

•指数値を計算するための指数エンコーダー– 3つのマルチチャネルバッファー付きシリアルポート(McBSP)シングルサイクルでの40ビットアキュムレーター値–8/16ビット拡張並列ホストポート

•8つの補助インターフェイス(HPI8 / 16)レジスタと2つの補助レジスタを備えた2つのアドレスジェネレータ

•IDLE1、算術演算装置(ARAU)IDLE2、およびIDLE3命令を使用した消費電力制御

•バスホルダー機能を備えたデータバスパワーダウンモード•8M×16ビットの拡張アドレッシングモード

•CLKOUT最大アドレス可能外部プログラムを無効にするためのCLKOUTオフ制御

•オンチップスキャンベースのエミュレーションロジック、IEEE Space Std 1149.1(JTAG)バウンダリスキャンロジック(2)

•32K×16ビットオンチップRAM構成:•144ピンボールグリッドアレイ(BGA)(GGUサフィックス)–8K×16ビットオンチップデュアルアクセスプログラム/データRAMの4つのブロック

•144ピンロープロファイルクアッドフラットパック(LQFP)(PGEサフィックス)•プログラムメモリ用に構成された16K×16ビットオンチップROM

•6.25nsシングルサイクル固定小数点命令実行時間(160 MIPS)•拡張外部パラレルインターフェイス(XIO2)

•8.33nsのシングルサイクル固定小数点命令

•プログラムコードの単一命令リピートおよびブロックリピート操作の実行時間(120 MIPS)

•3.3-VI / O供給電圧(160および120 MIPS)

•より良いプログラムとデータ管理のためのブロックメモリ移動命令

•1.6Vコア電源電圧(160 MIPS)

•32ビットロングワードオペランドを使用した命令

•1.5Vコア電源電圧(120 MIPS)(1)オンチップ発振器はすべての5409Aデバイスで使用できるわけではありません。

 

TMS320VC5409APGE16デジタルシグナルプロセッサICDSP集積回路QFP144

TMS320VC5409APGE16デジタルシグナルプロセッサICDSP集積回路QFP144

 

 

関連製品:

 

デバイスオプションパッケージの周波数定格電流出力電圧

LMR33630ADDA DDA(8ピンHSOIC)5×4 mm 400 kHz 3 A

LMR33630BDDA 1400 kHz 3A調整可能

LMR33630CDDA 2100 kHz 3 A

LMR33630ARNX RNX(12ピンVQFN)3×2×0.85 mm 400 kHz 3 A

LMR33630BRNX 1400 kHz 3A調整可能LMR33630CRNX2100 kHz 3 A

 

すべての寸法は公称値です

デバイスパッケージタイプパッケージ画鋲SPQ長さ(mm)幅(mm)高さ(mm)

LMR33630ADDAR SO PowerPAD DDA 8 2500 366.0 364.0 50.0

LMR33630ARNXR VQFN-HR RNX 12 3000 213.0 191.0 35.0

LMR33630ARNXR VQFN-HR RNX 12 3000 210.0 185.0 35.0

LMR33630ARNXT VQFN-HR RNX 12250 210.0 185.0 35.0

LMR33630ARNXT VQFN-HR RNX 12250 213.0 191.0 35.0

LMR33630BDDAR SO PowerPAD DDA 8 2500 366.0 364.0 50.0

LMR33630BRNXR VQFN-HR RNX 12 3000 213.0 191.0 35.0

LMR33630BRNXR VQFN-HR RNX 12 3000 210.0 185.0 35.0

LMR33630BRNXT VQFN-HR RNX 12250 213.0 191.0 35.0

LMR33630BRNXT VQFN-HR RNX 12250 210.0 185.0 35.0

LMR33630CDDAR SO PowerPAD DDA 8 2500 366.0 364.0 50.0

LMR33630CRNXR VQFN-HR RNX 12 3000 213.0 191.0 35.0

LMR33630CRNXR VQFN-HR RNX 12 3000 210.0 185.0 35.0

LMR33630CRNXT VQFN-HR RNX 12250 210.0 185.0 35.0

LMR33630CRNXT VQFN-HR RNX 12250 213.0 191.0 35.0

TMS320VC5409APGE16デジタルシグナルプロセッサICDSP集積回路QFP144

 

 

 

 

 

 

RFQを送りなさい
標準的:
MOQ:
1pieces