W9725G6KB-25 DRAMicチップDDR2SDRAM 256Mbit 16Mx16 1.8V84ピンWBGA
W9725G6KB-25 DRAMicチップDDR2SDRAM 256Mbit 16Mx16 1.8V84ピンWBGA
DRAMチップDDR2SDRAM 256Mbit 16Mx16 1.8V84ピンWBGA
1.概要
W9725G6KBは256MビットDDR2SDRAMであり、4,194,304ワード4バンク16ビットで構成されています。このデバイスは、一般的なアプリケーションで最大1066Mb /秒/ピン（DDR2-1066）の高速転送速度を実現します。W9725G6KBは、-18、-25、25I、および-3の速度グレードに分類されます。-18グレードの部品は、DDR2-1066（7-7-7）仕様に準拠しています。-25および25Iグレードの部品は、DDR2-800（5-5-5）またはDDR2-800（6-6-6）仕様（-40°C≤TCASEをサポートすることが保証されている25I工業用グレードの部品）に準拠しています。 ≤95°C）。-3グレードの部品は、DDR2-667（5-5-5）仕様に準拠しています。すべての制御入力とアドレス入力は、外部から供給される差動クロックのペアと同期しています。入力は、差動クロック（CLKの立ち上がりとCLKの立ち下がり）のクロスポイントでラッチされます。すべてのI / Oは、ソース同期方式でシングルエンドDQSまたは差動DQS-DQSペアと同期されます。
2.機能電源：VDD、VDDQ = 1.8 V±0.1Vダブルデータレートアーキテクチャ：クロックサイクルごとに2つのデータ転送CASレイテンシ：3、4、5、6、7バースト長：4、8Bi -方向性のある差動データストローブ（DQSおよびDQS）は、データとともに送受信されます。読み取りデータとエッジアラインされ、書き込みデータと中央アラインされます。DLLは、DQおよびDQS遷移をクロックと調整します。差動クロック入力（CLKおよびCLK）書き込みデータ用のデータマスク（DM）各正のCLKエッジで入力されたコマンド、データおよびデータマスクはDQSの両端を参照しますコマンドおよびデータバスの効率を高めるためにサポートされた投稿されたCASプログラム可能な加算レイテンシ読み取りレイテンシ=加算レイテンシ+ CASレイテンシー（RL = AL + CL）オフチップドライバーインピーダンス調整（OCD）およびオンダイターミネーション（ODT）により、信号品質が向上します。読み取りおよび書き込みバーストの自動プリチャージ操作自動リフレッシュおよびセルフリフレッシュモードプリチャージされたパワーダウンとアクティブパワーダウン書き込みデータマスク書き込みレイテンシ=読み取りLatency-1（WL = RL-1）インターフェース：SSTL_18RoHS準拠の鉛フリー材料を使用したWBGA 84ボール（8x12.5 mm2）にパッケージ化されています。
関連するデバイス情報：
| 部品番号スピードグレード作動温度 |
| W9725G6KB-18 DDR2-1066（7-7-7）0°C≤TCASE≤85°C |
| W9725G6KB-25 DDR2-800（5-5-5）またはDDR2-800（6-6-6）0°C≤TCASE≤85°C |
| W9725G6KB25I DDR2-800（5-5-5）またはDDR2-800（6-6-6）-40°C≤TCASE≤95°C |
| W9725G6KB-3 DDR2-667（5-5-5）0°C≤TCASE≤85°C |
| 属性 | 説明 |
|---|---|
| RhoHSステータス | ROHS3準拠 |
| 水分感受性レベル（MSL） | 3（168時間） |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |